Doações 15 de Setembro 2024 – 1º de Outubro 2024
Sobre a angariação de fundos
pesquisa de livros
livros
Doações:
53.3% atingido
Entrar
Entrar
para acessar mais recursos:
Recomendações pessoais
Telegram bot
Baixar histórico
Enviar para o E-mail ou Kindle
gerenciar as listas de livros
salvar para os favoritos
Pessoal
Pedidos de livro
Explorar
Z-Recomendado
Coleções de livros
Mais populares
Categorias
Contribuição
Doar
Carregamentos
Litera Library
Doe livros de papel
Adicione livros de papel
Search paper books
Meu LITERA Point
Pesquisa de termos
Main
Pesquisa de termos
search
1
Разработка устройств на основе цифровых сигнальных процессоров фирмы Analog Devices с использованием Visual DSP++. Справочное издание
Горячая линия-Телеком
О.Д.Вальпа
dvd
дисков
формат
jewel
portref
instanceref
portinstance
rename
xilinx
integer
abstract
игры
видео
joined
cellref
viewref
иддк
view_1
libraryref
simprims
изд
in0
музыка
in1
обл
bhv
void
cпб
питер
throws
мультфильм
комедия
org.w3c.dom.domexception
svg
acrobat
reader
коллекция
классик
амарей
эротика
диск
самоучитель
float
драма
аудиокниги
компани
программные
продукты
сборник
70х100
Ano:
2007
Idioma:
russian
Arquivo:
ZIP, 287.17 MB
As suas tags:
0
/
0
russian, 2007
2
VHDL Coding and Logic Synthesis with Synopsys
Weng Fook Lee
clock
input
output
path
signal
port
std_logic_vector
figure
std_logic
vhdl
synopsys
synthesis
delay
timing
library
nd2i
pointlist
posedge
iopath
dc_shell
setup
function
compiler
i00
module
designer
microcontroller
diagram
synthesized
regl
command
synthesizable
figuregroup
scan
architecture
edge
inputa
instruction
logical
rego
cycle
showing
shows
synthesis_on
std_ulogic_vector
synthesis_off
flip
absolute
celltype
portref
Ano:
2000
Idioma:
english
Arquivo:
PDF, 7.36 MB
As suas tags:
0
/
0
english, 2000
3
VHDL Coding and Logic Synthesis with Synopsys
Academic Press
Weng Fook Lee
clock
input
output
path
signal
port
std_logic_vector
figure
std_logic
vhdl
synopsys
synthesis
delay
timing
library
nd2i
pointlist
posedge
iopath
dc_shell
setup
function
compiler
i00
module
designer
microcontroller
diagram
synthesized
regl
command
synthesizable
figuregroup
scan
architecture
edge
inputa
instruction
logical
rego
cycle
showing
shows
synthesis_on
std_ulogic_vector
synthesis_off
flip
absolute
celltype
portref
Ano:
2000
Idioma:
english
Arquivo:
PDF, 11.29 MB
As suas tags:
0
/
0
english, 2000
4
Datenhaltung in VLSI-Entwurfssystemen
Vieweg+Teubner Verlag
Priv.-Doz. Dr.-Ing. Johannes Brauer (auth.)
succ
edif
bild
vlsi
spezifikation
relationen
zelle
make_int
objekte
schema
portref
schnittstelle
tupel
operationen
z.b
zellen
contents
instanceref
version
u.a
datenmodell
attribute
modell
transform
attribut
relationalen
versionen
besteht
datentyp
definiert
operation
datentypen
bzw
beispiel
inhalt
typ
anforderungen
bool
folgenden
objekttypen
datenhaltung
enthält
abschnitt
relationale
datenbank
entwurfsdaten
systeme
beschrieben
datenmodelle
input
Ano:
1990
Idioma:
german
Arquivo:
PDF, 3.82 MB
As suas tags:
0
/
0
german, 1990
1
Siga a
este link
ou encontre o bot "@BotFather" no Telegram
2
Send /equipe newbot
3
Indique o nome para o seu chatbot
4
Escolha um nome de usuário para um bot
5
Copia a última mensagem de BotFather e insira-a aqui
×
×